



JAPANESE PATENT OFFICE

## PATENT ABSTRACTS OF JAPAN

(11)Publication number: 09083486

(43)Date of publication of application: 28.03.1997

(51)Int.Cl.

H04J 13/00  
H03H 17/00  
H03H 1/12

(21)Application number: 07255758

(71)Applicant:

N T T IDO TSUSHINMO KK  
YOZAN:KK

(22)Date of filing: 08.09.1995

(72)Inventor:


KOTOBUKI KOKURIYOU  
SHU NAGAAKI  
YAMAMOTO MAKOTO  
SAWASHI MAMORU  
ADACHI FUMIYUKI  
TAKATORI SUNAO

(54) FILTER CIRCUIT FOR COMMUNICATION

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce the power consumption, the cost and to improve the yield by using a sample-and-hold circuit to hold intermittently an analog output signal so as to minimize the operating speed of an A/D conversion circuit.

SOLUTION: A sum arithmetic section MF outputs an analog output signal Aout and outputs a clock signal C1 deciding a timing of data hold of an internal sample-and-hold circuit S/H 3 and a reset signal RST representing a data hold timing of a top circuit to a peak detection section PD. The peak detection section outputs a clock signal C2 corresponding to the clock signal C1, a data number N to be held and a register selection signal RSEL to be held to the sample-and-hold circuit S/H 3. Thus, the sample-and-hold circuit S/H 3 holds intermittently an analog output signal of the sum arithmetic section MF to minimize the operating speed of an A/D conversion circuit, to reduce the power consumption and cost and to improve the yield.



(A) Relevance to claim

The following is a translation of passages related to no claim of the present invention.

(B) Translation of the related passages

[EXAMPLE]

[0010]

In Fig. 1, a matched filter is provided with a sample hold circuit "S/H3" at the following stage of a product-sum computing section "MF" of Fig. 17 to hold an analog output signal transmitted from the product-sum computing section; and an A/D converter for digitalizing an analog output signal Aout transmitted from the sample hold circuit. The sample hold circuit is controlled by a peak detecting section "PD". The product-sum computing section outputs to a peak detecting section PD a clock signal C1 for determining a timing of holding data in the sample hold circuit, and a reset signal RST indicative of a timing of holding data in the first sample hold circuit, as well as the Aout signal. The peak detecting section controls the S/H3 in response to these signals.

[0011]

The peak detecting section outputs to the sample hold

circuit S/H3 a clock C2 corresponding to the C1 and outputs the number N ('i' of the above equation (1)) of data to be held. The number N may have a predetermined number of kinds, e.g., three kinds at a maximum. Each of the numbers is registered in the register (not shown) of the sample hold circuit, and a register selection signal RSEL used for this operation is inputted from the PD to the S/H3.

【0001】図1において、ネットワークは端末11の精密演算部「MF」の後段に、この精密演算部からのプロセッサ信号を保持するサンプリング・ホールド回路「S/H3」と、サンプリング・ホールド回路からのアナログ出力信号Aoutをデジタル化するA/D変換部「A/D」とを有し、サンプリング・ホールド回路「S/H3」によって制御されている。前記演算部「MF」の他に、内部サンプリング・ホールド回路のオフセットAoutの他に、内部サンプリング・ホールド回路のオフセットを決定するクロック信号12、および演算部のオフセット・ホールド回路のオフセットを決定するクロックRSTを有する。サンプリング・ホールド回路はこれら信号に基づいてオフセットを制御する。

ノリ3に付いて、前記C11に対応したクロソウC2を出  
力し、前記サマズチ-7の番号、前記式(1)の1)N  
を出力する。この番号Nは不定整数、例えば3例まで決  
定される。各番号はサマズチ-7・ホール4回路内のレジス  
タ-7の出力値に一致はされ、そのためのレジスタ選  
取信号NSEL1が出力され、S/7出力に入力される。

【0012】図2において、サブノル・ホール下向路S<sub>2</sub>は、前記副電源の出力A<sub>0</sub>1と電源をタイミン  
グ制御する複数のサブノル・ホール下向路S<sub>H</sub>2 1、  
S<sub>H</sub>2 2、S<sub>H</sub>2 3を有し、これらのサブノル・  
ホール下向路の出力はスリットS<sub>B</sub>2、S<sub>B</sub>3、  
S<sub>B</sub>4にそれぞれ接続されている。電源電圧をV<sub>dd</sub>と  
するとき、V<sub>dd</sub>/2の基準電圧V<sub>ref</sub>が各サブノル・  
ホール下向路には、例えば、前記スリットS<sub>B</sub>1  
~S<sub>B</sub>4に、さらにV<sub>ref</sub>は、前記スリットと並列なスリ  
ットS<sub>B</sub>1に入力される。スリットS<sub>B</sub>1~S<sub>B</sub>4の  
出力は1個のキャパシタンスC2に並列入力され、キ  
ャパシタンスC2 1の出力は反転増幅器I<sub>N</sub>V2に入力  
されている。反転増幅器I<sub>N</sub>V2の出力はキャパシタ  
ンスC2 2を介してその入力にフーデバックされ、これ  
によって、出力S<sub>B</sub>1~S<sub>B</sub>4の出力が良好な線形特性をも  
つサブノル出力信号A<sub>0</sub>2として出力されるようにな  
っている。

【0013】前記SH21-SH03およびSB1-SB4はコントローラ12によって制御されており、コントローラにはマルチバスにおける複数のビークに対応した複数のレジスタが設けられ、データ取り込みのタイミング、すなわちデータ中のビークの位置を示す番号（ビーク番号）という、を得ることができるようになっている。コントローラには、ビーク検出部、FDからレジスタを読み取るRSEL、ビーク番号増減、レジスタ書き込みのWACC2が人力され、各レジスタに対してデータ書き込みが行われる。

【0014】さらに反応性増幅剤(NV2)には、その出力を連続するスイッチSA1が受けられ、SA1を閉成することによって、反応性増幅剤(NV2)の出力におけるスイッチ動作をリブランチエし得る。このリブランチエによって、サンプリング・ホールド回路の出力精度を確保し得る。

【0015】スッチSB2～SB4はSH21～SH23で保持されたAoutを後段に出力すべき順で構成され、またSB1はINV2、C21、C22のソラビュエに順じて構成される。

【0016】 サンプル・ホール下回路SH2はAno  
1およびV<sub>1</sub>にそれぞれ接続されたスイッチSWH1  
とSWH2を有し、Sノ13と同様に、これらのイ  
ツチの出力は、キヤパシタンスC3を介してイ  
ンバータINV3の入力に入力されている。ま  
たインバータINV3の入力にはキヤパシタ  
ンスC2およびスイッチSA2によって相互に  
接続されている。サンプル・ホール下回路SH

2.1は、コンパネを箱号CTR1.3によって識別され、SW1.2を開設した基盤から開けられた地点においてC3.1およびC3.2の電荷としてA on tを取り出し、保持する。サテライト・ホールド回路の出力はINV3のハイレベルを出力する。このコンパネの出力は、よい好な振形特性が保証されている。そして、SW2.2、SW1.2.3はSW2.1と同様に構成されている。

(1001) 図4において、前記スラッシュはMO  
Sトランジスタおよびこれを駆動するゲートラッパ  
ングトランジスタの1／2比を意味することを示し  
たり、そのゲートには制御信号CTRAおよびこれら  
をインバータによって反転した出力が与えられ、CT  
RAと出力レベルのときに入力DTAが所定の出力  
に達するように調整される。DTAはINV2の出力に  
基づくものとして構成され、CTRAはINV2の出力に  
基づいて生成され、リフレッシュ時におけるC1の電荷保持能力  
の影響をDTAの導通性によって与えるようになっ  
ている。これによってスラッシュの影響による出力制  
限効果が抑制されている。なおSAでも同様に構成さ  
れており図5を参照する。また以下に記載するスイ  
ッチでSAと表示されるものは全て同様で構成され  
るものとす。

ラジエタ75のオー・トに制御品名CTSLB5およびコード「0018」内蔵されている。またCTSLB5はモスレーンバナーCT15によって反転した信号を入力しており、CTR L5がイレベルのときに入力イン5が相対的に高レベルになるようになっている。なおB2-Sイン5には誘成されているので図示を省略する。またB5も同様に誘成されるインプでS1と表示されるものは全て同様で誘成されるものとする。

[0011]図6において、前記入イマージSWH1はC MOST6およびこれと逆相のサミーン・トランスD T6、CT6およびこの2つのサミーンを直列してなり、そのサミーンには制御信号CTRL6およびこれはイマージCT6によって反転した信号が入力され、CTRL6がハイレベルのときに入力CT6が出力CT6に導通するようにになっている。DT6は出力側からリブータンパルスのキバランクスC3.1に接続され、リブータン時にはおけるC3.1の電荷残留の影響をDT6の逆相性によって相殺するようにになっている、これによってイマージSWH1の影響による出力精度低下が抑制されている、なおSWH2も同様構成されているので同様に省略する。

【00020】前記サシゲル・ホール下方路S/H3によるサシゲル・ホール下のグレイミソグロ18に示すとおりであり、SH2.1による駆動ミーン入力込みの後、一定の時間T<sub>0</sub>の経過後にSH2.1のデータをS/B2による出力で行う。このデーク出力が終了する前にSH2.2によるデーク取り込みを開始し、その後、後にS/B3からの出力を行う。さらにSH2.3でのデーク保持終了後S/B4による

開始地点として「サブリ・ホー」下の期間  $T$  をとり、 $R$  のように、 $S$ 、 $B$  による出力開始から  $S$ 、 $B$  による出力終了までの期間を  $T$  として、 $T$  時間  $(T_H + T)$  は  $T$  よりも短く設定される。そして  $T$  時間  $(T_H + T)$  の間に、 $S$ 、 $B$  による出力が行われる。

【0002】以上は3個のビークが検出される、サンプリング・レール・間隔における全ての同数の周期におけるケースであるが、より少ないビーク例えば2個のビークが検出された場合には図19のようなタイミング設定が行われる。

【0003】図19において、SH21によるデータ取り込みめ、SH22によるデータ取り込みまでの時間間隔d、同データ取り込みからSB2による出力までの時間間隔tは図18と同様に設定され、また出力周期Tも図18と同様に設定される。

【0023】図7において、 $A/D$ コンバータは $S/H$ の出力(47)では $A$ で示す)が入力された第1量子化回路 $Q1$ 、この量子化回路の出力および $A$ の出力が入力された第2量子化回路 $Q2$ を有し、 $Q1$ において $A$ と $B$ とを、 $Q2$ において $A$ と $B$ とを生成する。

【0024】 量子化回路Q1は図8に示す4段路の図8回路T h 1、T h 2、T h 3、T h 4よりなり、上位3段路の各段路は前段路の出力b 0～b 2の反転出力b 0'、b 1'、b 2'が4段路中間データとして生成される。

【0022】前記4位の閥開閉回路74には、入力信号A18、b1<sup>\*</sup>、b1<sup>\*</sup>、b2<sup>\*</sup>が人力される番地組合せCP84、およびこのCP84の出力に接続された4つのMOSトランジスタ1841、1842、1843、1844を有し、b3は1844の出力として生成されている。CP84はキヤパシタンスC841、C842、C843、C844、C845、C846を並列接続したものであり、これにキヤパシタンスには、入力信号A18、b0<sup>\*</sup>、b1<sup>\*</sup>、b2<sup>\*</sup>、電源電圧Vcc (=VDD)およびラッチ下でそれぞれ接続されている。A18はキヤパシタンスC841を介してC841に人力され、b0<sup>\*</sup>、b1<sup>\*</sup>、b2<sup>\*</sup>はそれぞれC841に人力される。

[illegible][illegible]

【0026】最上段の箱に対応する開閉回路は11は、人感型A18が人力される警報結合C181、F18及びC181の出力に接続された4段のMOSFETを有し、181、1812、1813を有し、1813の出力として生成されている。C181はキヤパシタンスC1811、C1812、C1813を並列接続し、なり、これらキヤパシタンスは、人力信号A18、電源電圧VccおよびVtラングがそれぞれ接続されている。A181は、コンパレータCMUXを介してC1811の出力と、コンパレータA18と基準電圧Vrefを有する、的にC1811に人力する。

【0029】CP81～CP84の各キヤンセル番号は表1のとおりであり、人力番号A18に対する出力は0、b1、b2、b3は表2のとおりである。また表1のCは必ずしも出力番号である必要はなく、各キヤンセルに共通であればよい。また表2中、出力Vは必ずしもV<sub>1</sub>として表されている。

[0 0 3 0 1] 以上の量子化回路 Q により出力  $b_0 \sim b_3$  が生成される。そして、 $b_0 \sim b_3$  は図 7 の符号結合 CPT7 により、2 進数の積み付けをされ、かつ A17 の反転出力と加算される。A17 はキバツクス CPT7 の 1、反転出力と加算した NVT1 を介して C73 に入力されており、1 NVT1 の出力はキバツクス C72 を介してその入力にフィードバックされている。この反転出力の出力は  $-A17$  (C71/C72) であり、C72 は C72 と決定されている。符号結合 CPT7 の出力はキバツクス NVT2 を介して入力され、1 NVT2 の出力はキバツクス C74 を介してその入力にフィードバックされている。符号結合 CPT7 はキバツクス C73、C75、C76、C77、C78 を制御しており、b0、b1、b2、b3 がそれぞれ接続されている。A17、b0、b1、b2、b3 がそれぞれ接続されている。ここに、C74 および CPT7 内のキバツクスの符号結合は C73、C74、C75、C76、C77、C78 は C73、C74、C75、C76、C77、C78 は 16:1:1:8:4:2:1 である。なお、量子化回路

2は0.1と同様に構成されているので説明を省略する。  
【0031】図9において、前記前記回路M/Fは複数の  
サブノル・ホールド回路S/H9.1~S/H9.6におし  
て入力電圧Vin（基準電圧Vrを基準とした電圧）を  
並列接続してなり、各サブノル・ホールド回路から出  
る出力電圧Voutの2系統の出力を生じる。サブノ  
ル・ホールド回路にはコントロール回路CTRL9が接  
続され、駆動電圧Vdを供給する。サブノル・ホールド回路  
Vinを取り入れるように制御を行う。

【0032】またサブノル・ホールド回路は、コント  
ロール回路の出力に基づき、入力電圧VinをH側または  
L側の一方に導き、他方には基準電圧Vrを接続する。  
この結果導出される出力電圧Voutは、コントロール回路  
に与えられる。この回路で乗算が完了したことになる。

【0033】サブノル・ホールド回路S/H9.1~S/  
H9.6（同はS/H9.1で代わっている。）は、図10  
のように構成され、入力電圧Vinは前記SB1と同様  
のスイッチSB1.5に接続されている。スイッチSB1  
5の出力はキバシタンスC9に接続され、キバシタ  
ンスC9の出力には反転増幅器INV9が接続されてい  
る。INV9の出力は2個のマルチプレクサMUX9  
1、MUX9.2に入力され、またこれらマルチプレクサ  
には基準電圧Vrが接続されている。SB1.5開  
成されると、C9はA1.9に対応した電荷で充電され、  
INV9により出力の極性が反転される。そして、  
その後スイッチSB1.5が開成されたときにサブノル・  
ホールド回路S/H9.1はA1.9を保持することにな  
る。

【0034】前記反転増幅器INV2は図11の構成を  
有し、入力電圧A1.10は3段直列のMOSインパー  
110.1、110.2、110.3に入力されている。最終  
段のMOSインパー110.3の出力Vo1.10は前記増  
幅キバシタンスC2.2（図2）を介して加算キバシ  
タンス110.1の入力に接続され、閉ループゲインが設  
定されている。増幅キバシタンスC2.2の容量はC2  
1（図2）と等しく決定され、閉ループゲインは-1に  
決定されている。

【0035】反転増幅器INV2は110.3の出力が接  
地キバシタンスC1.0.2を介してグラウンドに接続さ  
れ、また110.2の出力が一方の平衡レジスタンスRE  
10.1、RE10.2を介して電源およびグラウンドに接続  
されている。これによってフィードバック系を含む増幅  
回路の発振が防止されている。

【0036】INV3、INV7.1、INV7.2、IN  
V9はINV2と同様に構成されているので、図示を省  
略する。

【0037】図12に示すように、図8のマルチプレ  
クサMUXはnMOSトランジスタのソース、ドレイン  
と、pMOSトランジスタのドレイン、ソースとをそ  
れぞれ相互に接続してトランジスタ回路T1.2.1、T1

2.2を構成し、各トランジスタ回路におけるnM  
OSトランジスタのソース側の端子は共通出力端子TO  
1.2に接続され、T1.2.1におけるnMOSトランジ  
スタのドレイン側の端子は図8に示した入力電圧A1.1  
8（図12ではA1.12で示す。）に接続されている。ま  
たT1.2.2におけるnMOSトランジスタのドレイン側の  
端子には基準電圧Vrが接続されている。トランジ  
スタ回路T1.2.1におけるnMOSトランジスタのゲート  
およびトランジスタ回路T1.2.2におけるnMOSトラ  
ンジスタのゲートには制御信号CTRL1.2が入力さ  
れ、T1.2.1のpMOSおよびT1.2.2のnMOSのゲ  
ートにはCTRL1.2をインバータI1.2で反転した信  
号が入力されている。これによって、CTRL1.2がハ  
イレベルのときには、T1.2.1が導通してT1.2.2は遮  
断され、ローレベルのときにはT1.2.2が導通してT1.2  
1が遮断される。すなわちMUXは、CTRL1.2のコン  
トロールによりA1.12またはVrを差動的に出力し  
得る。なお図10に示すマルチプレクサMUX9.1、M  
UX9.2はMUXと同様の構成を有するので、説明を省  
略する。

【0038】図13に示すように、加算部AD9.1P  
（AD9.1mも同様。）は1グルー・アップのサブノル・ホ  
ールド回路の個数に対応した個数のキバシタンスC1.3  
1、C1.3.2、C1.3.3よりなる容量結合C/F1.3を有  
し、その出力はINV2と同様なINV1.3に接続され  
て、C/F1.3の出力が負荷な線形性をもった出力電圧A  
o1.3として出力される。各キバシタンスC1.3.1~  
C1.3.3の入力電圧はA1.1.1、A1.1.3.2、A1.1  
3.3、INV1.3の増幅キバシタンスC/F1.3とす  
ると、INV1.3の出力Ao1.3.1は、

$$\text{【数2】}$$
$$Ao1.3 = \frac{C_{in}Ao_{in} + C_{out}Ao_{in} + C_{out}Ao_{in}}{C_{in}} \quad (2)$$

となる。ここに、A1.1.1~A1.1.3.3とAo1.3は  
基準電圧Vrを基準とした電圧であり、またC1.3.1=  
C1.3.2=C1.3.3=C/F1.3と決定されている。  
これにより、

$$\text{【数3】}$$
$$Ao1.3 = \frac{A_{in} + A_{in} + A_{in}}{3} \quad (3)$$

となる反転増幅回路の正規化出力が得られる。この正規化  
により、最大電圧が電源電圧を超えないことが防止されて  
いる。

【0039】図14に示すように、加算部AD9.2は接  
続されたAD9.1PまたはAD9.1mの個数に対応した  
個数のキバシタンスC1.4.1、C1.4.2よりなる容量  
結合C/F1.4を有し、その出力はINV2と同様な反転  
増幅器INV1.4に接続されている。これによってC/F  
1.4の出力が良好な線形性をもってINV1.4の出力に  
生じるようになる。各キバシタンスC1.4.1、

C1.4.2の出力電圧はA1.1.1、A1.1.4.2、INV  
1.4の増幅キバシタンスC/F1.4とすると、INV  
1.4の出力Ao1.4.1は、

$$\text{【数4】}$$
$$Ao1.4 = \frac{C_{in}Ao_{in} + C_{out}Ao_{in} + C_{out}Ao_{in}}{C_{in}} \quad (4)$$

となる。ここに、A1.1.1、A1.1.4.2とAo1.4.1は  
基準電圧Vrを基準とした電圧であり、またC1.4.1=  
C1.4.2=C/F1.4と決定されている。これによ  
り、最大電圧が電源電圧を超えないことが防止されてい  
る。

$$\text{【数5】}$$
$$Ao1.4 = \frac{A_{in} + A_{in} + A_{in}}{2} \quad (5)$$

【0040】図15に示すように、加算部AD9.3は接  
続された2個のAD9.1PまたはAD9.1mおよびAD  
9.2に対応したキバシタンスC1.5.1、C1.5.2、C  
1.5.3よりなる容量結合C/F1.5を有し、その出力はI  
NV2と同様なINV1.5に接続されている。これによ  
ってC/F1.5の出力が良好な線形性をもったINV1.5  
の出力が生じるようになる。各キバシタンスC  
1.5.1~C1.5.3の入力電圧（Vrを基準とした電圧）  
はA1.1.1、A1.1.5.2、A1.1.5.3、INV1.5の  
増幅キバシタンスC/F1.5とすると、INV1.5の

$$Ao1.5(0) = \frac{1}{N} \left\{ Mo1.4 - \sum_{i=1}^N \frac{C_{in}Ao_{in}(i) + 1}{2} (Vr - iAo) \right\} \quad (6)$$

であり、

$$Ao1.5(0) = \frac{1}{N} \left\{ \frac{C_{in}Ao_{in}(0)(Vr - iAo) - C_{in}Ao_{in}(0)(Vr - iAo)}{2} \right\} \quad (10)$$

となる演算が行われたことになる。ここに、

$$CTRL9(i) = 1 \quad \text{または} \quad -1$$
$$CTRL9(i) = 1 \quad \text{のとき} \quad CTRL9$$

$$(i) = -1$$
$$CTRL9(i) = -1 \quad \text{のとき} \quad CTRL9$$

【0041】前記スイッチSA1~SA1.2、SB1、  
SB7~SB1.4は回路のリフレクシアを行うものであ  
り、電荷リリーク等によるオフセット電圧を解消し得る。  
また反転増幅器INV2で代わっている。）の電源スワ  
ッチSW1はサブノル・ホールド回路SH2.1等をその使  
用状況に応じて駆動停止するものであり、これによって  
消費電力を削減し得る。なおリフレクシアのためのスイ  
ッチを省略した場合にも、電源は充分な出力精度が得られ  
る。

【0043】

出力Ao1.5（Vrを基準とした電圧）は、

$$\text{【数6】}$$
$$Ao1.5 = \frac{C_{in}Ao_{in} + C_{out}Ao_{in} + C_{out}Ao_{in}}{C_{in}} \quad (6)$$

となる。ここに、C1.5.1~C1.5.2、C1.5.3、  
C/F1.5/2と決定され、

$$\text{【数7】}$$
$$Ao1.5 = \frac{A_{in} + A_{in} + 2A_{in}}{2} \quad (7)$$

となる反転増幅回路の正規化出力が得られる。なお、C1  
5.3の容量がC1.5.1、C1.5.2の2倍に決定されてい  
るの、AD9.2で正規化された影響を補正する正規  
化されているAo1.3、Ao1.4と整合させるため  
である。以上の正規化により、最大電圧が電源電圧を超  
えないことが防止されている。

【0041】ここでAD9.1P、AD9.1m、AD9  
2、AD9.3による演算を一般化してまとめると、i番目  
のS/H9.1のための信号CTRL9(i)で表すと、AD  
9.2の出力Ao1.4.1は、

$$\text{【数8】}$$
$$Ao1.4 = \frac{1}{N} \sum_{i=1}^N \frac{C_{in}Ao_{in}(i) + 1}{2} (Vr - iAo) \quad (8)$$

となり、AD9.3の出力Ao1.5（1）は、

$$\text{【数9】}$$
$$Ao1.5(0) = \frac{1}{N} \left\{ Mo1.4 - \sum_{i=1}^N \frac{C_{in}Ao_{in}(i) + 1}{2} (Vr - iAo) \right\} \quad (9)$$

【数10】

$$Ao1.5(0) = \frac{1}{N} \left\{ \frac{C_{in}Ao_{in}(0)(Vr - iAo) - C_{in}Ao_{in}(0)(Vr - iAo)}{2} \right\} \quad (10)$$

【発明の効果】前述のとおり、本発明に係る構成のため  
のマルチプレクサは、同図前記後に一部の信号のマルチプレ  
クサとはよいという結果的に、一部の信号のマルチプレ  
クサを開放し、これによってA/D変換回路の動作速度  
を最大限に抑えたので、A/D変換回路としての速度性能  
の比較的良い回路を使用でき、コスト、歩留り、消費電  
力において有利であるという優れた効果を生ずる。

【図1】本発明に係るマルチプレクサ回路を示す同  
図例である。

【図2】同図例におけるサブノル・ホールド回路を  
示す同図例である。

【図3】同サブノル・ホールド回路における1個のサ  
ブノル・ホールド回路を示す同図例である。

【図4】同図例における第1スイッチのスイッチングを  
示す同図例である。

【図5】同図例における第2スイッチのスイッチングを

表1 キーパタンズ番号

番号紹介	キーパタンズ	登録
CP84	C841	16Cu
	C842	8Cu
	C843	4Cu
	C844	2Cu
	C845	Cu
CP83	C846	Cu
	C801	16Cu
	C832	8Cu
	C833	4Cu
	C834	2Cu
CP82	C835	2Cu
	C821	16Cu
	C822	8Cu
	C823	4Cu
	C824	4Cu
CP81	C811	16Cu
	C812	8Cu
	C813	8Cu

[K2]

(7)

ブロック図である。

【図17】 従来技術のアナログ側のマルチドライバを示すブロック図である。

【図18】 サンプル・ホールド回路の動作タイミングを示すタイミング・チャートである。

【図19】 サンプル・ホールド回路の他の動作タイミングを示すタイミング・チャートである。

【符号の説明】

A/D . . . A/Dコンバータ

S/H3, SH21~SH23, S/H91~S/H9

6 . . . サンプル・ホールド回路

SB2~SB4 . . . スイッチ

MF . . . 相補演算部

PD . . . データ検出部。\*\*\*\*\*

\*\*\*\*\* 1995-09-07 17:28:01

<<Start>> A:\SNOCPATENT\ZNR509YU\制作.TXT

<< End >> A:\SNOCPATENT\ZNR509YU\制作.TXT

【表1】

示す回路図である。

【図6】 同実施例における第3のタイマのスイッチを示す回路図である。

【図7】 同実施例におけるA/Dコンバータを示す回路図である。

【図8】 同A/Dコンバータにおける電子化回路を示す回路図である。

【図9】 同実施例における相補演算回路を示す回路図である。

【図10】 同相補演算回路におけるサンプル・ホールド回路を示す回路図である。

【図11】 同実施例に含まれる反転増幅器を示す回路図である。

【図12】 図8および図10のサンプル・ホールド回路におけるマルチプレクサを示す回路図である。

【図13】 図9の相補演算回路における第1の加算回路を示す回路図である。

【図14】 図9の相補演算回路における第2の加算回路を示す回路図である。


【図15】 図9の相補演算回路における第3の加算回路を示す回路図である。

【図16】 従来のデジタル側のマルチドライバを示す


(9)

表 2 入出力関係


入力電圧	内部中間出力				出力			
V <sub>1</sub> 8	b3	b2	b1	b0	b3	b2	b1	b0
0 < V <sub>1</sub> < V <sub>a</sub>	V <sub>dd</sub>	V <sub>dd</sub>	V <sub>dd</sub>	0	0	0	0	0
V <sub>a</sub> < V <sub>1</sub> < 2V <sub>a</sub>	0	V <sub>dd</sub>	V <sub>dd</sub>	V <sub>dd</sub>	0	0	0	0
2V <sub>a</sub> < V <sub>1</sub> < 3V <sub>a</sub>	V <sub>dd</sub>	0	V <sub>dd</sub>	V <sub>dd</sub>	0	V <sub>dd</sub>	0	0
3V <sub>a</sub> < V <sub>1</sub> < 4V <sub>a</sub>	0	0	V <sub>dd</sub>	V <sub>dd</sub>	V <sub>dd</sub>	0	0	0
4V <sub>a</sub> < V <sub>1</sub> < 5V <sub>a</sub>	V <sub>dd</sub>	V <sub>dd</sub>	0	V <sub>dd</sub>	0	0	V <sub>dd</sub>	0
5V <sub>a</sub> < V <sub>1</sub> < 6V <sub>a</sub>	0	V <sub>dd</sub>	0	V <sub>dd</sub>	0	V <sub>dd</sub>	0	0
6V <sub>a</sub> < V <sub>1</sub> < 7V <sub>a</sub>	V <sub>dd</sub>	0	0	V <sub>dd</sub>	V <sub>dd</sub>	0	V <sub>dd</sub>	0
7V <sub>a</sub> < V <sub>1</sub> < 8V <sub>a</sub>	0	0	0	V <sub>dd</sub>	V <sub>dd</sub>	V <sub>dd</sub>	V <sub>dd</sub>	0
8V <sub>a</sub> < V <sub>1</sub> < 9V <sub>a</sub>	V <sub>dd</sub>	V <sub>dd</sub>	V <sub>dd</sub>	0	0	0	0	V <sub>dd</sub>
9V <sub>a</sub> < V <sub>1</sub> < 10V <sub>a</sub>	0	V <sub>dd</sub>	V <sub>dd</sub>	0	V <sub>dd</sub>	0	0	V <sub>dd</sub>
10V <sub>a</sub> < V <sub>1</sub> < 11V <sub>a</sub>	V <sub>dd</sub>	0	V <sub>dd</sub>	0	0	V <sub>dd</sub>	0	V <sub>dd</sub>
11V <sub>a</sub> < V <sub>1</sub> < 12V <sub>a</sub>	0	0	V <sub>dd</sub>	0	V <sub>dd</sub>	0	V <sub>dd</sub>	0
12V <sub>a</sub> < V <sub>1</sub> < 13V <sub>a</sub>	V <sub>dd</sub>	V <sub>dd</sub>	0	0	0	0	V <sub>dd</sub>	V <sub>dd</sub>
13V <sub>a</sub> < V <sub>1</sub> < 14V <sub>a</sub>	0	V <sub>dd</sub>	0	0	V <sub>dd</sub>	0	V <sub>dd</sub>	V <sub>dd</sub>
14V <sub>a</sub> < V <sub>1</sub> < 15V <sub>a</sub>	V <sub>dd</sub>	0	0	0	0	V <sub>dd</sub>	V <sub>dd</sub>	V <sub>dd</sub>
15V <sub>a</sub> < V <sub>1</sub> < 16V <sub>a</sub>	0	0	0	0	V <sub>dd</sub>	V <sub>dd</sub>	V <sub>dd</sub>	V <sub>dd</sub>




[図1]



[図2]




[図3]




[図4]

(10)


[図5]




[図6]




[図7]





[図8]



[図9]




[図10]






(11)


[図10]




[図11]




[図14]




[図15]




[図16]




[図17]



[図18]



[図19]



フロッピーディスクの読み

- (72) 発明者 山本 真  
東京都田舎区北沢3-5-18 株式会社  
株式会社 山本 真
- (72) 発明者 佐田 隆  
東京都田舎区北沢3-5-18 株式会社  
株式会社 山本 真
- (72) 発明者 安達 文幸  
東京都田舎区北沢3-5-18 株式会社  
株式会社 山本 真
- (72) 発明者 高取 直  
東京都田舎区北沢3-5-18 株式会社  
株式会社 山本 真